このIPでは、FPGAで実装される関係でMACとPHYの間はチップ内で結合されているので、バス幅を増やしても問題ない。逆に1GHzを超える高速な信号を当時のFPGAでは扱うのは困難だったから、妥当な構成だろう
