800Gの本命「IEEE 802.3 Beyond 400 Gb/s Ethernet」、100/200Gの信号で800G/1.6Tを実現

100/200Gbpsの信号レートで800Gないし1.6Tb/sを想定

　Study Groupということもあってか、Objectiveはなかなか意欲的なものだ。

　まず信号レートは100Gと200Gが想定されている。200/400Gで考えたとき、1ペアで200Gbps、2ペアで400Gbpsとなるから、シングルレートで言えば、どちらも200Gということになる。ただ、800/1600Gの方を見ると、4ないし8ペアで800Gとなるので、ここには100Gが混在する格好だ。ただ本命（?）は、やはり200Gとなるだろう。

200/400Gはすでに規格として存在するが、Line Rateは50Gb/sないし100Gb/s。ここでは存在していない200Gb/sの標準化が目的だろう。出典は"IEEE 802.3 Beyond 400 Gb/s Ethernet Study Group Objectives"

　一方の1.6Tb/sは、100Gだとさすがに16ペアとなって収まりが付かないので8ペアのみとなっており、メインは200Gだ。なので、Objectiveだけで判断すれば「本命はLine Rate 200Gb/sで、これを4ペア分束ねた800Gb/sとなる。そして、これが実現するまでの中継ぎがLine Rate 100Gb/sを8ペア束ねての800Gb/s」との方向性を考えているように見える。

　到達距離も、もちろんこれはまだStudy Groupの段階ということもあるだろうが、SMFで500mないし2km以上、MMFで50mないし100m以上という、割と楽観的な数字を示している。

100Gb/s×16で1.6Tb/sというのも不可能ではないだろうが、さすがに実装の問題がいろいろと出てきそうだ。出典は"IEEE 802.3 Beyond 400 Gb/s Ethernet Study Group Objectives"

　その到達距離に関して言えば、『高帯域と低レイテンシーの一方で到達距離は限界へ、800G Pluggable MSAが想定する4つのシナリオ』で以前紹介したように、VCSELを使う限りは「OM4/OM5」でも、100Gで50mが精一杯という試算もある。

IEEEでもOM3のサポートは切り捨てた上で、30～50mの到達距離に限って「400GBASE-SR4」を策定しよう、という動きがあるようだ。出典は"ENABLING THE NEXT GENERATION OF CLOUD & AI USING 800GB/S OPTICAL MODULES”（800G Pluggable MSA）

　その意味では、VCSEL以外の発光素子が想定されているのかもしれないし、あるいはTask Forceへと移る段階で、到達距離をもっと短く切り詰めるのかもしれないが、そのあたりが今後どういう方向になっていくのかは、興味のあるところだ。

プロジェクトの進行にはオンラインMTG中心となり変化も

　さて、Study Groupの初回オンラインミーティングは2021年1月14日に開催され、以降は1・2月に2回、3月に4回、4月に2回、5月に4回、6月1回、7月に3回と、結構な数のミーティングが実施されているが、これにはオンラインが故にミーティングの時間が限られているという側面もあるようだ。

　実際には、1回のミーティングを2～4つに分割して実施しているという状況で、実質6回強（7月の議題はまだ審議され切っておらず、今月末にこれが終わると実質7回）でしかない。8月にもすでに3回のミーティングが予定されているが、これで完了という感じには見えず、実際には2021年一杯くらいはかかりそうな気はする（早ければ半年少々でStudy GroupからTask Forceへ昇格した規格もあるので、このあたりは流動的ではあるが）。

　先の話はまた順を追うとして、今回はそこまでの話を説明しよう。1月の2回目のミーティングで、"Thoughts on the Beyond 400 GbE Study Group"という議題のプレゼンテーションが行われた。これはそもそも、今後仕様をどう策定していくべきかに関する提言となる。

　過去の400G規格を振り返ってみると、まずスタートしたレーンあたり100Gの「100GBASE-DR」と「400GBASE-DR4」からいろいろと派生している。このあたりの話は、『「25G PAM-4」で100/200Gbpsを実現する7規格に続き、1対のSMFで100Gbpsの「100G PAM-4」が実現へ』で以前触れた通りだ。

ここにある「802.3cu」がらみの話はこちらで以前触れた。根底の技術は同じと言いつつ、到達距離やファイバーは異なる上、モジュールへの供給電力も無視できないので、同じようには作れない。出典は"Thoughts on the Beyond 400 GbE Study Group"

　ただ、モジュールの仕様そのものが難航した一方、接続先のスイッチやインターコネクトは順調に進化していて、しかもマルチレート対応が一般的になっている。

下の項目で、「module backward compatibilityではなく、signaling backward compatibility」とされている点が面白い。出典は"Thoughts on the Beyond 400 GbE Study Group"

　そうした動向を反映してか、プロジェクトの進め方もだんだん変化していった。以下スライドの、上が「IEEE P802.3cd」、下が「IEEE P802.3cn」のプロジェクトの変遷である。
　P802.3cdでは、CFIから50GとNGOATHの2つのStudy Groupが構成され、これがいっしょになって作業を進めた格好だ。ただ、P802.3のWorking AreaでStudy Groupの資料を振り返ると、"50Gb/s Ethernet over a Single Lane and Next Generation 100Gb/s and 200Gb/s Ethernet Study Groups"とまとめられてしまっている。

　これに対してP802.3cnは、「B10K SG（IEEE 802.3 Beyond 10 km Optical PHYs Study Group）から、IEEE P802.3cn/P802.3ct/P802.3cwの3つが派生した格好だ。

IEEE P802.3cnに関してはこちらで触れたが、IEEE P802.3ct/cwについては触れていなかった気も。出典は"Thoughts on the Beyond 400 GbE Study Group"

1.6TbEに関しては、MAC側もいろいろと大変そうだ。出典は"Thoughts on the Beyond 400 GbE Study Group"

200Gのレーン実現には4年以上も？　技術が実現可能かの検証が必要に

　さて、話をBeyond 400Gに戻すと、先ほどのObjectiveにあるように、メインのターゲットは800Gと1.6Tであり、オマケで200G/400Gも狙っているわけだが、この実現にあたっての仕様策定では、Line Rateが100Gのレーンに関してはおおむね2年と見込める一方、200Gについては4年以上かかるとしている。

　これを同じTask Forceで実現するには無理があるのではないだろうか？　ということで、まだ現段階では結論を出す必要はないとしつつも、以下2つの方法があるとする。

• B10K SG方式をならい、Task Forceを五月雨式に分離していく（以下左）
• 50G SG方式をならい、CFIそのものを分離してStudy Groupも2つに分け、そこからTask Forceを個別に立ち上げる（以下右）

個人的には右の方がリーズナブルな気はする。出典は"Thoughts on the Beyond 400 GbE Study Group"

　実のところ、100GのLine Rateはこちらで紹介した「400GBASE-DR4」という方式がすでにあるわけで、SMFが前提ではあるものの、標準化は完了しているし、市販モジュールまで存在している段階だ。

　これを2つ並べれば800Gになるわけで、消費電力などの問題はあるにせよ、それほど敷居が高いわけではない。もちろん今さらNRZで100Gを目指すなどと言い出せば話はまた難しくなるのだろうが、PAM4を使って100Gを達成することは、すでに難しくも何ともない。

　ところが、200Gに関してこうした確立された技術は存在しないので、まずは実現可能な技術かどうかの検証が必要となる。このあたりは当然懸念事項として挙がっていて、その意味でも、Line Rate 200Gの4年以上という見積もりは当然ではないかと思う。

要するに、「200Gベースの規格の議論を始める前に、まず200Gが可能なのかどうか確認しよう」との提案だ。出典は"Thoughts on the Beyond 400 GbE Study Group"

　個人的には、Passive Copper Cableで200Gは（10cmとかならともかく）いくら何でも無理だろうという気はするが、そのあたりもきちんと検証しないと、仕様策定に入れないのは当然の話ではある。

MACとPCSの接続にはFPGAなら7nm、ASICなら5nmのプロセスが必須

　ちなみに、これにからんで、2020年10月に「CFI Consensus Presentation」として出されたプレゼンテーションがある。3章構成のうち1/3章は、Huaweiの米国子会社であるFutureweiに所属し、現在はStudy Groupの議長を務めるJohn D'Ambrosia氏によるものだが、BroadcomのAdam Healey氏が担当した2章の内容がちょっと興味深いのでご紹介したい。

　まずMACまわりについて、800Gや1.6Tであれば、MACとPCSの接続はFPGAなら7nm、ASICなら5nmのプロセスが必須としている。

そもそも5nm世代のFPGAは存在しないから、7nmにしてバス幅を広げるしかない。それでも1.6Tには不十分で、次世代FPGAが必要としている

　5nmプロセスは、スマートフォン向けにはすでに量産に入っているし、直近だとMarvellが6月7日に5nmを利用した1.6Tb PHYを発表しているので、まだ無理ではないものの量産コストはかなり高めだ。

　普及帯に入るのは、一般論としてFabの製造装置の投資は2～3年で回収できるので、それ以降に製造コストが下がり始める2022～2023年からだろう。

　さらに興味深いのが、Line Data RateとProcessの微細化を対数軸グラフでまとめた以下だ。ここでは、200Gの仕様が策定されるのは2026年と予測されている。

問題はProcessで、1.Xnm世代に突入している時期である。普通に考えれば3nmとその先の2.1nmが使われる、というあたりだろうか

　もちろん、ここには特に政治的な意図はなく、純粋にこれまでのLine Rateから推定しているだけだと思われるが、何というか実に恣意的な結果となっている感じだ。少なくともLine Rate 200Gの実現は相当先になると、Study Groupも覚悟していることが伺える。