期待のネット新技術

200G×8の1.6Tbps、×4の800Gbpsでの転送実現は2023年?

【光Ethernetの歴史と発展】

 Ethernetというか10GBASE-Tに関しては、2017年から【10GBASE-T、ついに普及?】と題し、全11回と番外編2回をお届けした。だが、ツイストペアによる銅配線のEthernetは10GBASE-Tまでで、25/640GBASE-Tはまだまだ実用化には至っていない。

 【アクセス回線10Gbpsへの道】とも一部は被るかもしれないが、ここでは光ファイバーを利用する“光Ethernet”を紹介していこう。

「光Ethernetの歴史と発展」記事一覧

100G×8での送受信はOK、200G×8の1.6Tや、200G×4の800Gには問題が山積み

 前回に続いて、「IEEE 802.3 Beyond 400 Gb/s Ethernet Study Group」の動向を見ていこう。1月のミーティングにおいて、200Gの光では、2km以内なら800Gは堅いとしつつ、1.6Tが"Uncertain"となっている。

 これは、「とりあえず」100G×8構成を取れば、800Gは確実にDirect Detection、つまりNRZなりPAM変調なりで送受信できる一方で、200G×8の1.6T(または200G×4の800G)に関しては、そもそもDirect Detectionができるかどうかも現時点では怪しい、としているわけだ。

基本的にはDirect Detect→コヒーレントの方向性を志向している。出典は"Thoughts on the Beyond 400 GbE Study Group"。先週のCFI Consensus Presentationと同じタイトルだが、そちらはCiscoのMark Nowell氏とJuniperのDave Ofeltによる

 コヒーレントは、到達距離が10km以上になるとますます増えており、1.6Tや200G×4の800Gでは、ひょっとするとコヒーレントで通信することになるかも、とStudy Groupも半ば覚悟をしはじめているように見える。

 コヒーレント光を使った通信は400ZRで採用されている。『位相変調した光信号を復号するコヒーレント光と、波長分離多重「DWDM」を併用する「400ZR」』で簡単に説明したように、性能面でのヘッドルームは十分あるものの、送受信モジュールが高コストになる点が大きな問題となる。

 このコストを、現在のVCSELベースの光モジュール並みに下げられれば、一気にコヒーレントへ雪崩を打って移行するのだろうが、全くそれどころではなく、まだ桁が違うレベルというあたりが難しいところだ。それも歯切れが悪い表現につながっている。

100G×8の800Gが"標準化されていないことは問題とはならず、ニーズがあればすぐに行ける"とされるが、200G×4の800Gは"ビルディングブロックの基礎となり得るので関心は高い"との一方で問題点も山ほど列挙されている

PAM6では1回の転送が2.5bit相当に

 この状況は2月になっても変わらず、いくつかプレゼンテーションは示されたものの、本質的にはここまで説明してきた内容の繰り返しに終始した。これが多少変わったのは、オンラインで合計4回開催された3月のミーティングである。トータルで16ものプレゼンテーションが公開されたうち、いくつかの興味あるものが示されたので紹介しよう。

 まずはGoogleのCedric Lam/Xiang zhou/Hong Liu氏による"200G per Lane for beyond 400GbE"。前半は100G×8ではなく200G×4の構成の必要性をマーケットデータから説明する内容であるが、後半は"200G Optical Lane Technical Feasibilities"として、実際に200GのOpticalが可能なのか、その技術的な妥当性が検証されている。

 以下の表は100Gと200Gのレーンの違いで、PAM4を維持したまま200Gへ引き上げるとどうなるかを示したものだ。FECとDSPに余分な電力が必要になり、到達距離は1km未満になるとしている。

IM-DDは"Intensity Modulation-Direct Detection"の意味で、要するに変調結果を信号強度として出力し、これをそのまま受信する方式。出典は"200G per Lane for beyond 400GbE"

 その上で、PAM4と、6値の変調で信号を6段階に変化させるPAM6を比較したのが以下だ。1回の転送では2bit(2.58bit)相当にしかならないが、2回の転送なら6^2=36なので5bit(5.17bit)相当になる。つまり3回であれば7bit(7.75bit)、4回なら10bit(10.34bit)...と、何回かの転送をまとめて処理すれば、転送回数のおよそ2.5倍のデータを転送でき、おおむね1回の転送が2.5bit相当となる仕組みだ。

"もしPAM6が消費電力を低く抑えられれば、PAM4とPAM6の使い分けも可能"とあるが、これはさすがに、捕らぬ狸の皮算用の気がする

 これによるメリットは、転送レートそのものを減らせることになる。上の表でも、Baud rateはPAM4の113Gbaudに対し、PAM6は90Gbaudと、25%ほど下がることになる。PAM4をPAM6とすると、マージンが減る分、50~55GHz BWでのSensitivity Penaltyはむしろ増えているが、その一方で45GHzであれば、マージン減少によるペナルティよりも、転送レートを減らすことによるマージン増加が上回るようで、PAM4に比べて1.6dBも改善する計算となっている。

PAM4/PAM6で200Gを送受信できるのは1ベンダーの試作品のみ今後2年間の特性改良で3ベンダーに?

 Googleは実際に、送受信に利用するコンポーネントに関し、3~5のベンダーから見積もりを取り、その結果をまとめている。比較対象は以下の6項目だ。

  • InP EML(Indium Phosphide Electro-absorption Modulator Laser)
    リン化インジウム利用の電界吸収型変調器レーザー
  • InP EMLドライバー
    InP EML素子のドライバー
  • SiPh-MZM(Silicon Photonics Mach-Zehnder Modulators)
    シリコンフォトニクス利用のマッハツェンダー型変調器
  • SiPh-MZMドライバー
    SiPh-MZM素子のドライバー
  • PD+TIA(Photo Detector+Transimpedance Amplifiers)
    光受光素子+フォトダイオード電流を電圧に変換するコンバーター
  • CMOS DAC and ADC

 送信側の光源として、「InP EML」と「SiPh-MZM」の2つが並んでいるのは、現時点ではまだどちらをできるか見極められていないためだろう。各項目で要求は異なるものの、その結果をまとめたのが以下の表だ。

太字は既に実現しているか、確実に実現できる数字と考えられる

 表を分かりやすくまとめてみたのが以下となる。

現時点でプロトタイプが条件を満たすベンダー数2年後に要求を満たしそうなベンダー数
InP EML12
InP EMLドライバー13
SiPh-MZM12
SiPh-MZMドライバー34
PD+TIA13
CMOS DAC and ADC3(5nm)※

※3nmは消費電力の観点では要求を満たすが、速度性能は未判断

 つまり現状では、1~2社の最新の試作品だけが辛うじてPAM4ないしPAM6での200Gの送受信が可能なレベルであるが、今後2年間で特性が改良され、3社以上から量産品が入手可能になる「らしい」というのが、Googleによる想定となるわけだ。

到達距離500mの「DR4」と1kmの「CWDM4」も2023年に活用可能に?

 これを到達距離が500mの「DR4」と1kmの「CWDM4」の2種類を想定し、当てはめてみたのが以下の表だ。

InP EMLは2020年6月だと強制冷却が必要だったが、2021年3月には自然空冷で実現できるとする。ただ、現時点でのプロトタイプは、PDがまだ性能面で不足する模様

 量産品を使う限り現時点では全く無理で、試作品レベルであれば辛うじてというものだが、2023年まで待てば、これらの要素が揃う見込み、というのがGoogleの結論だ。

 そして、似たようなレポートは、光学材料や半導体のベンダーであるII-VIに所属するVipul Bhatt氏の"Optical PMD Considerations for 200G Lanes"でもみられた。氏のレポートによれば、PAM6/PAM8には不利な点も多く、「帯域的に許されるのであれば」PAM4のままの方が有利とした上で、EML素子であれば60GHzを過ぎても-3dBを維持可能であり、若干のバイアス制御を行う程度で利用可能としている。

PAM8との比較で、PAM4はSNRで5.6dB、OMNRで7.4dBほど有利で、ジッターも80fs分のマージンがあるとする。出典は"Optical PMD Considerations for 200G Lanes"
横軸が周波数、縦軸は以前こちらで紹介したS21 simulation(Sパラメータ)

 DMLについても、II-VIでは75GHzを超えるModulation Bandwidthを持つ素子を既に試作しており、バイアス制御を行うことで、40~70GHzにおける特性を改善できるとしている。

Modulation BandwidthのグラフにあるNTTの100G超えについては、こちらのプレスリリースを参照して欲しい

 一方、PDは現時点で既に供給可能な状態であり、TIAやドライバーについても実現可能性に目途が付いているとされ、2023年あたりには量産品が提供されそうな勢いである。

省電力なドライバーは2021年末に発表予定だそうだ。TIAに関しては"Newer processes with higher gain-bandwidth product are becoming available"ということで、新プロセスで実現する見込みの模様

 II-VIによるレポートは、あくまでもII-VIが提供する製品の話なので、これを当てにして仕様を策定してしまうと、II-VIの素子しか使えなくなってしまうことになるので、これはこれで問題なのだが、Googleのプレゼンテーションには複数ベンダー(II-VIも間違いなくこのうちの1社だろう)が2023年には200Gに耐える基幹部品を提供できる目途が立っているとしているあたり、3月のミーティングによって、議論はずいぶん前向きになったように思う。

大原 雄介

フリーのテクニカルライター。CPUやメモリ、チップセットから通信関係、OS、データベース、医療関係まで得意分野は多岐に渡る。ホームページはhttp://www.yusuke-ohara.com/